Skip to content

Studentské práce

Detail studentské práce

Title: Programování hradlových polí FPGA
Typ práce: Projekt 4 , Projekt 5 , Bakalářská práce
Obor:
Rok zadání: 2013/2014
Zadáno: volné
Dokončeno:
Investor: Ježek Ondřej

Detail

Nově na katedře začínáme s vývojem pro hradlová pole (FPGA). Cílem studentské práce bude seznámit se s možnostmi vývoje, s programovým prostředím a dalšími možnostmi vývoje pro tuto technologii. Získané znalosti pak ověřit na vývoji jednoduchého firmware.

  • Cílem projektu je naučit se používat nástroje pro vývoj FPGA a výsledek ukázat na jednoduchém příkladu
  • Studentovi zapůjčíme vývojový kit, na kterém může začít s vývojem.
  • Projekt je bude zajímavý především pro studenty s větším zájmem o programování hardware.